

(51) Int.Cl. ⁷	識別記号	F I	テーマコード (参考)
H01L 29/78		H01L 29/78	301 G
21/283		21/283	C
27/10	451	27/10	451
21/8247		29/78	371
29/788			

審査請求 未請求 請求項の数 2 O.L. (全12頁) 最終頁に続く

(21)出願番号	特願平11-200828
(22)出願日	平成11年7月14日 (1999.7.14)
(31)優先権主張番号	115859
(32)優先日	平成10年7月15日 (1998.7.15)
(33)優先権主張国	米国 (U.S.)

(71)出願人	590000879 テキサス インスツルメンツ インコーポ レイテッド アメリカ合衆国テキサス州ダラス, ノース セントラルエクスプレスウェイ 13500
(72)発明者	ロバート エム. ウォレス アメリカ合衆国 テキサス, リチャードソン, パーク ベンド ドライブ 428
(72)発明者	リチャード エイ. ストルツ アメリカ合衆国 テキサス, ブラノ, スワ ンソン ドライブ 3321
(74)代理人	100066692 弁理士 浅村 皓 (外3名)


最終頁に続く

(54)【発明の名称】集積回路に電界効果デバイスを製造する方法

(57)【要約】

【課題】 ゲート誘電体の厚さの問題を考慮した電界効果デバイス。

【解決手段】 誘電率の高いオキシ窒化ジルコニウム (又はハフニウム) シリコン・ゲート誘電体で構成される電界効果半導体デバイス並びにそれを形成する方法を開示した。デバイスは、その中に半導体チャンネル領域24が形成されているシリコン基板20を有する。この基板の上にオキシ窒化ジルコニウム・シリコン・ゲート誘電体層36が形成され、その後導電ゲート38が設けられる。オキシ窒化ジルコニウム・シリコン・ゲート誘電体層36は、二酸化シリコンの比誘電率よりもかなり高い比誘電率を有する。しかし、オキシ窒化ジルコニウム・シリコン・ゲート誘電体は、二酸化シリコンの利点、例えば高い絶縁降伏特性、低い界面状態密度及び高い安定性を持つように設計することも出来る。



【特許請求の範囲】

【請求項1】 集積回路に電界効果デバイスを製造する方法に於て、

単結晶シリコン基板を用意し、

前記基板の上にオキシ窒化金属シリコン・ゲート誘電体層を形成し、

前記金属はハフニウム、ジルコニウム及びその混合物から成る群から選ばれており、

前記ゲート誘電体層に重なる導電ゲートを形成する工程を含む方法。

【請求項2】 電界効果デバイスが製造されている集積回路に於て、前記電界効果デバイスが、

単結晶シリコン半導電チャンネル領域と、

前記チャンネル領域に重なるオキシ窒化金属シリコン・ゲート誘電体と、

前記ゲート誘電体に重なる導電ゲートとを有し、

前記金属がハフニウム、ジルコニウム及びその混合物から成る群から選ばれている集積回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 この発明は全般的に半導体デバイスの構造とそれを形成する方法、更に特定して言えば、集積回路に形成される電界効果デバイスに対するゲート誘電体の構造と方法に関する。

【0002】

【従来の技術及びその課題】 電界効果トランジスタのような半導体デバイスは電子産業で普通のものである。こういうデバイスは、極めて小さい寸法で形成することができ、その為単結晶シリコン基板又は「チップ」の上にこういうデバイスを何千個又は何百万個も形成し、それらを相互接続して、マイクロプロセッサのような集積回路で役に立つ作用を行わせることが出来る。

【0003】 トランジスタの設計と製造はかなり複雑な仕事であるが、トランジスタの全般的な構造と動作は割合単純である。図1には、単純化した電界効果トランジスタの断面図が示されている。電界効果トランジスタでは、基板（又はエピ層）100の表面近くの一部分が、処理の間、チャンネル120と選定される。チャンネル120がソース140及びドレイン160に電気接続され、ソース140及びドレイン160の間に電圧の差が存在するとき、電流がチャンネル120に流れる傾向を持つ。チャンネル120の半導電特性が変化して、チャンネル120に重なる導電層であるゲート190に印加された電圧により、その比抵抗を制御することが出来る。即ち、ゲート190の電圧を変えることにより、チャンネル120に流れる電流を増やしたり少なくしたりすることが出来る。ゲート190及びチャンネル120はゲート誘電体180によって隔てられている。ゲート誘電体は絶縁性であって、動作中、ゲート190とチャンネル120の間には殆ど或いは全く電流が流れない

（但し薄い誘電体に「トンネル」電流が観測される）。しかし、ゲート誘電体はゲート電圧がチャンネル120に電界を誘起するが出来るようにし、それが「電界効果トランジスタ」という名前の由来である。

【0004】 一般的に、集積回路の性能及び密度は「スケーリング」、即ちチップ上にある個別の半導体デバイスの寸法を縮小することにより、高めることが出来る。都合の悪いことに、電界効果半導体デバイスが発生する出力信号は、チャンネルの長さに比例し、スケーリングによってその出力が小さくなる。一般的にこの影響は、ゲート誘電体180の厚さを減らし、こうしてゲートをチャンネルに一層接近させると共に電界効果を強めることによって、補償されてきた。

【0005】 デバイスのスケーリングによって寸法が段々小さくなると、ゲート誘電体の厚さが縮み続ける。デバイスのそれ以上のスケーリングも依然として可能であるが、ゲート誘電体の厚さのスケーリングは、普通のゲート誘電体材料である二酸化シリコンでは、その実用的な限界に殆ど達している。二酸化シリコン・ゲート誘電

20 体の厚さのこれ以上のスケーリングは、一連の問題を招く。極めて薄い層は、酸化物の中での直接的なトンネル作用による大きな漏れ電流を生ずる。こういう層は文字通りほんの幾つかの原子層で形成されているので、このような層を再現性を持って製造するには、厳しいプロセス制御が必要である。覆う範囲の一様性も、デバイスのパラメータが誘電体材料の単独の単一層が有るか無いかによっても大幅に変り得るので、重要なことである。最後に、このような薄い層は、不純物に対する拡散障壁が不良である。二酸化シリコンの制約が判って、研究者は、二酸化シリコンよりも一層厚手の層に形成しても、同じ電界効果の性能が生ずることが出来るような別の誘電体材料を探している。この性能は「等価酸化物厚さ」と言われる場合が多い。別の材料の層が厚手であっても、それが二酸化シリコン（普通は単に「酸化物」と呼ばれる）のずっと薄い層と等価の効果を持つ。低い等価酸化物厚さを達成する見込みの有る多くの材料は、その大部分でなくとも、五酸化タンタル、二酸化チタン及びチタン酸バリウム・ストロンチウムのような金属酸化物である。

40 【0006】 このような金属酸化物をゲート誘電体に形成するには問題があることが研究者に判った。典型的な金属酸化物のデポジション温度では、それらを形成するのに必要な酸素雰囲気又は酸素含有前駆体が、シリコン基板を酸化する傾向を持ち、基板とゲート誘電体との間の界面に酸化物層を作る。この面間の酸化物層が存在すると、実効的な酸化物の厚さが増加し、ゲート誘電体の代案としての有効性が減ずる。面間の酸化物層が存在することは、代案の誘電体の電界効果デバイスの性能に最終的な制約を加えるものとなる。

50 【0007】

【課題を達成するための手段及び作用】この発明はオキシ窒化金属シリコン・ゲート誘電体層を利用した半導体デバイス構造とその製法を提供する。この方法では、金属はハフニウム、ジルコニウム及びその混合物から成る群から選ばれる。この発明では、オキシ窒化ジルコニウム（又はハフニウム）シリコン・ゲート誘電体は、普通の熱的なプロセスによる二酸化シリコン又は窒化シリコン誘電体の何れの比誘電率（dielectric constant）よりもずっと大きい比誘電率を持つように形成することが出来る。この為、このオキシ窒化金属シリコン誘電体層は、従来のゲート誘電体よりも実質的に厚手にしても、等価の電界効果を持つことが出来る。更に、ゲート誘電体の厚さの少なくとも一部分に、窒素が存在することが、硼素でドープされたポリシリコン・ゲート電極からというような硼素がチャンネル領域へ拡散するのを防止する助けになる。しかし、この発明は、従来考えられていた代案の誘電体で見られる面間の二酸化シリコンの形成とか高い界面状態密度とかの欠点を大部分避けていると考えられる。

【0008】この発明は、特にシリコン／誘電体界面に、有意量のシリコンで構成された酸化された誘電体材料を用いることにより、他の代案の誘電体の問題を一般的に避けている。1実施例では、傾斜形（graded）オキシ窒化ジルコニウム・シリコン層が形成され、シリコン界面の近くでは、誘電体層は SiO_2 成分が大きく、これに対して誘電体層の上側部分ではオキシ窒化ジルコニウム成分が大きい。このような構造は、シリコン界面に主に Si/SiO_2 結合を用い、その結果、界面の状態密度が低い。しかし、誘電体層の中に含まれるジルコニウム並びに／又はハフニウムは、被膜の比誘電率をかなり増加させることが出来る。この発明は、非晶質ゲート誘電体をも提供するが、これは稠密な微細構造を持ち、多結晶誘電体の中の結晶粒境界に伴う多くの問題を避けている。

【0009】この発明では、従来の研究者の考えが、ゲート誘電体には窒素を基本とする化合物を避けようとするものであったにも拘わらず、この方式を採用した。更に、集積回路の製造の研究者は、大量生産される集積回路に、新しい材料、特に種類として新しい材料の種類を追加することは、研究もしない内から躊躇う傾向がある。それにも拘わらず、発明者の研究では、オキシ窒化ジルコニウム・シリコン及びオキシ窒化ハフニウム・シリコン（比較的小さいNレベルを持つ）は、 Si に次いで安定であり、その為、 SiO_2 を形成する反応はない（誘電体の性質が実質的に悪化しない程度に、酸化シリコン反応が少なくとも最小限に抑えられている）という示唆が得られた。 SiO_2 状の界面の可能性並びに高い誘電率（permittivity）が達成出来るということと、シリコン／オキシ窒化物界面を理解しようとする我々の研究との組合せにより、オキシ窒化ジルコニウム・

シリコン及びオキシ窒化ハフニウム・シリコン・ゲート誘電体が利用出来ることを認識することが出来た。

【0010】この発明の一面では、通常は、チャンネル領域のような構造を含む単結晶シリコン基板を用意し、この基板の上にオキシ窒化金属シリコン・ゲート誘電体層を形成し、このゲート誘電体層に重なる導電ゲートを形成することを含む半導体デバイスを製造する方法を開示する。この金属はジルコニウム、ハフニウム又はその両者の混合物であってよい。

10 【0011】ジルコニウムに基づく1つの方式では、オキシ窒化ジルコニウム・シリコン誘電体層の工程は、基板の上に珪化ジルコニウムを形成し、酸素及び窒素を含む雰囲気内で形成された金属珪化物をアニールし、こうして基板の上にオキシ窒化金属シリコン層を形成することによって達成される。雰囲気が NO を含むことが好ましいが、遠隔の窒素／酸素プラズマであってもよい。ある実施例では、アニール時間が制限され、オキシ窒化金属シリコン層の窒素とシリコンの比が、シリコン基板との界面の近くでは、導電ゲートとの界面の近くに於けるよりも、一層低くなるようにする。

【0012】ある実施例では、珪化ジルコニウム工程は、不活性雰囲気内で基板の上にジルコニウム層をデポジットし、不活性雰囲気内で Zr 層をアニールして、珪化ジルコニウム層を形成することによって達成される。

【0013】ジルコニウムを基本とした別の方式では、オキシ窒化ジルコニウム・シリコン誘電体層が、基板の上に珪化ジルコニウムを形成し、原始状態の窒素又は NH_3 のような窒素を含む非酸化雰囲気内で形成された金属珪化物をアニールし、酸化雰囲気内で窒化金属シリコン層をアニールし、こうして基板の上にオキシ窒化金属シリコン層を形成することによって作られる。

【0014】オキシ窒化ハフニウム・シリコン誘電体層を形成する別の方法では、この方法は、酸素及び窒素を含む雰囲気内で基板の上に珪化ハフニウムをデポジットし、こうして基板の上にオキシ窒化ハフニウム・シリコン層を形成することを含む。この発明の特長及び利点は、以下図面について説明するところから最もよく理解されよう。

【0015】

40 【実施例】この出願では、オキシ窒化ジルコニウム・シリコン誘電体の場合について実施例を説明する。しかし、化学的な類似性の為、こういう実施例の大部分に於て、ジルコニウムの代りにハフニウムを使うことが出来る。更に、何れかの代りに、ハフニウム-ジルコニウム混合物を使うことが出来る。ある実施例では、こういう混合物は、実質的に純粋な Zr 又は Hf であり、少量の Hf 又は Zr だけが含まれている。全般的に、オキシ窒化ジルコニウム・シリコンもオキシ窒化ハフニウム・シリコンも、高い比誘電率を持ち、良好な化学的な安定性を持つ。ある実施例では、 Zr が、その手に入り易さ並

びに安いコストの為に、好ましいと考えられる。しかし、オキシ窒化ハフニウム・シリコンは幾分かそれより高い比誘電率を持ち、オキシ窒化ジルコニウム・シリコンよりも更に安定であることがある。この僅かな性能の差が、ある用途では、オキシ窒化ハフニウム・シリコンの方が好ましい結果になることがある。

【0016】この発明の好ましい実施例は、ここで説明するように、シリコン基板の上に製造することが出来る。この発明を実施するのに必要ではないが、Si(100)基板を使うのが普通である。これらの実施例の説明は、図2に示すように、基板20の上に随意選択のエピタキシャルSi層22を形成し、エピタキシャル層22(又はエピ層を使わない場合は基板20)内に能動チャネル領域24を打込んだ後から始まる。この説明では、関心のある領域内で、保護又は自然の酸化シリコン領域26(好ましくは1nm未満の酸化物で構成されることが好ましい)がチャネル24に重なっていると仮定する。このような酸化シリコン層は、~10⁻³トルの酸素雰囲気内で、きれいな基板を600~700°Cに約30秒間加熱することによって形成することが出来る。製造中にこの工程に達するプロセスは、従来周知であり、この発明を用いることが出来る種々の同等な場合も周知である。

【0017】オキシ窒化ジルコニウム・シリコン・ゲート誘電体を形成する為に用いられる特定の実施例が、酸化シリコン領域26がその場所に残されて、オキシ窒化ジルコニウム・シリコン層を形成するのに使われるか、取除かれて、その下にあるシリコンを誘電体層を形成するのに使うことが出来るようにするか、或いは取除いて、オキシ窒化ジルコニウム・シリコン・デポジション・プロセスでの基板の相互作用を抑制するように設計された不活性化層と置換えるかを決める。

【0018】この後に直ぐ続く説明は、オキシ窒化シリコンを形成する材料をデポジットする為の基板の準備に関係することであり、これはこの後述べる特定の実施例に用いることが出来る。酸化シリコン領域26を取除く場合、この発明には2つの好ましい出発面がある。図3に示すように、領域26を取去って、きれいな裸かの上面28を残すか、或いは図4に示すように、水素で終端する面28を残す。酸化物領域26を取除く場合、特定のプロセス中で、酸素に対する露出を許容し得る点にくるまで、例えば超高真空(~10⁻⁸トル未満)で処理することにより、反応性の強い裸かのSi面の化学反応を防止することが出来れば、裸かの面の方が水素で終端する面よりも好ましい。そうでない場合、裸かのSi面は再酸化を抑制する水素のような適当な不活性化剤を用いて終端すべきであり、それでもプロセス中の適当な点で容易に取除くことが出来る。

【0019】酸化物を除去する方法は、それに重なるデポジションが実施されるまで、きれいな酸化物のない

面28を保つことが出来る限り、この発明を実施するのにどれでなくてはならないものではないと考えられる。

酸化物26の除去を実施する好ましい1つの方法は、湿ったHFに対する露出によるものであり、例えば、基板を希釈HFの中に30秒間浸漬し、脱イオン水で洗浄することである。これによって、自然酸化物が除去されると共に、表面が水素で終端される。別の好ましい方法は、HF蒸気に対する露出によるものである。これによつても同様な結果が得られるが、表面の再酸化又は汚染を更に防止する為に、例えばクラスタ・ツールに用いることが出来る。この何れかの方式は、この他の適当なストリッピング薬品を用いてもよいが、HF又はNH₄F溶液が終端する為の最後の工程として好ましい。

【0020】この他の幾つかの方法により、図3に示すように、終端していない面28が得られる。クラスタ・ツール方式に特に用いられるこのような1つの方法は、Si融剤による脱着である。10⁻⁸トルより低く、780°Cでは、好ましくは1.5Å/秒のSi融剤を約60秒間用いると、自然酸化物が取除かれるだけでなく、

20 超薄のゲート誘電体として利点を持ち得る原子として滑らかな階段面が出来ることが判った。代案は、真空中又はH₂雰囲気内で基板を高い温度に加熱することによる単純な脱着である。しかし、Si-融剤方法により優れた表面構造が得られると考えられる。この何れの方法でも、それに重なるデポジションが完了するまで、基板を超高真空に保たないと、例えばプラズマ又はH₂雰囲気内の高温フィラメントによって発生された原子状態の水素に対する露出により、面28が水素終端になることがある。

【0021】面28は、窒化シリコン又は厳密に言えばシリコンの酸化物ではないオキシ窒化シリコン層のような超薄層を用いて不活性化することも出来る。このような層は拡散障壁として作用し、重なる層を形成する間、基板に酸化抵抗を持たせる。オキシ窒化物層を使う場合、オキシ窒化の好ましい方法は、NOに対する露出である。他の方法によって作られたオキシ窒化物は、必要とされる厚さで、ここで説明するゲート誘電体構造のあるものを完成するのに十分な酸化抵抗を持たないと考えられ、並びに/又は更に高いプロセス温度を必要とし、

40 その為、好ましくない。例えば、N₂Oプロセスでは、NOプロセスよりも、取込むNがずっと少なくなる。NH₃プロセスは予め存在しているSiO₂被膜を必要とし、その為、NH₃を用いては、一様なナノメータ未満のオキシ窒化物被膜を達成するのは困難であると思われる。更に、NH₃アーチルは、被膜構造に望ましくない水素を取込むと思われる。窒化シリコンは、遠隔窒素プラズマを使って形成することが出来る。

【0022】この発明に用いることが出来る典型的なNOプロセスは次の通りである。基板をきれいにして、パッド酸化物を取除く。この清浄化の最後の工程として、

基板を希釈HFに30秒間沈没し、脱イオン水で洗浄する。その後、基板を反応室に入れ、この反応室を 3×10^{-3} トルまで真空に引き、その後基板を500℃に加熱して、基盤の表面から水素の不活性化の部分を取除く。基板を700℃に加熱し、4トルのNOを10秒間室に導入して、オキシ窒化物不活性化層を形成する。図5は、不活性化層30、例えば、典型的にはオキシ窒化物を示しているが、場合によっては窒化物不活性化層である可能性もある。

【0023】一旦基板がきれいなSi面、酸化物層又は上に述べたような保護障壁層の何れかを持つように調製されたら、幾つかの方法の内の1つの方法により、基板の上にオキシ窒化ジルコニウム（又はハフニウム）・シリコン・ゲート誘電体を形成する。この幾つかの方法を

次に説明する。

【0024】この発明では、シリコンに次ぐその安定性と高い誘電率とにより、オキシ窒化ジルコニウム・シリコン及びオキシ窒化ハフニウム・シリコンを選ぶ。珪酸塩及び酸化物のデータに基づいて、これらのオキシ窒化シリコンの形成熱が、二酸化シリコンの形成熱よりも負であって、その誘電率はSiO₂又は窒化シリコンよりも高いと考えられる。これは更に安定なゲート構造を形成して、面間二酸化シリコンの選択的な形成を避けるはずである。

表1は、幾つかの材料の形成熱、誘電率及びバンドギャップのリストであり、比較の為に二酸化シリコンも含めてある。

【0025】

【表1】

表1

材料	バルクの誘電率	バンドギャップ (eV)	形成熱 (kcal /g/O原子)
Y ₂ O ₃	12		-152
CaO		7	-152
MgO	9.6	7.8	-144
La ₂ O ₃	30		-143
SrO		5.8	-142
Ca ₂ SiO ₅			-138
Sc ₂ O ₃			-137
Ca ₂ SiO ₄			-135
HfO ₂	40		-134
ZrO ₂	25	7.8	-131
CeO ₂	26		-129
Al ₂ O ₃	10	8.7	-125
Ba ₂ SiO ₅			-124
CaSiO ₃			-123
SrSiO ₃			~-123
Mg ₂ SiO ₅			-122
Na ₂ SiO ₃			-121
BaSiO ₃			-120
MgSiO ₃			-119
ZrSiO ₄			-115
CeSiO ₄			~-115
Bi ₂ Si ₂ O ₅	35-75		
TiO ₂	30	3-3.5	-110
SiO ₂	3.9	8.9-9.3	-103
Ta ₂ O ₅	26	4.5	-100
ZnO	4.6	3.3	-84
WO ₃	42		-66.9
CuO			-37.6
PdO			-21

【0026】オキシ窒化ジルコニウム・シリコンは多結晶又は非晶質被膜の何れかとして形成することが出来る。一般的に、多結晶被膜の方が比誘電率が高い。しかし、一般的に非晶質被膜は、絶縁降伏性能が一層高く、

拡散障壁が一層よく、面間の状態密度が一層少ない。更に、この発明によるオキシ窒化ジルコニウム・シリコン誘電体を形成する多くの実施例では、多結晶被膜に要求される化学量論的な一様性の為に、非晶質被膜を形成す

る方が、多結晶被膜を形成するよりも一層容易であることがある。

【0027】この発明は、傾斜形誘電体組成を考えている。1つの実施例では、Zrに対するシリコンの比が被膜中の深さの関数として変化する様な、オキシ窒化ジルコニウム・シリコン被膜を形成することが出来る。例えば、基板界面で主にSiO₂である（例えば2-10モル%Zr）傾斜形オキシ窒化ジルコニウム・シリコン被膜を形成することが出来、この為、純粋なSiO₂で得られるのと同様な品質を持つ界面が得られる。シリコン対金属の比は、好ましくはゲート誘電体被膜の頂部近くでオキシ窒化金属の百分率が一層大きくなる傾斜形の輪郭で減少する。この方式は、ゲート誘電体の上に金属ゲート電極を形成するときに好ましいことがある。

【0028】

【実施例1】この発明による1つの実施例では、きれいなSi面の上にZr又はHfをデポジットし、この構造をアニールして金属珪化物を形成し、珪化物層をオキシ窒化し、この構造をアニールすることにより、オキシ窒化ジルコニウム又はハフニウム・シリコン・ゲート誘電体が形成される。この実施例では、図3又は図4に示すような基板を使う。面28を図4に示すように不活性化する場合、基板を真空中又は不活性な雰囲気中で500℃より高い温度まで短時間加熱して、不活性化部分を除去くことが出来る。

【0029】図6について説明すると、例えば、スパッタリング、蒸着、化学反応気相成長(CVD)又はプラズマCVDにより、基板28の上に直接的に金属層32（例えばジルコニウム）をデポジットする。図面は、面28がチャンネル領域24の表面であることを示している。しかし、エピタキシャル層22又は基板20の表面の上にオキシ窒化金属シリコン層を形成することも、同じ方法に従う。以下の説明では、文章の前後関係から区別している場合を別として、層20及び24は互換性を持つて使われる。

【0030】スパッタリングによるデポジションは、コリメート式スパッタリング又はロング・スロー・スパッタリングのような、低エネルギーのプラズマ装置を用いて行うことが好ましい。デポジットする合計の厚さが薄く、一様性が望まれているから、低いデポジション速度（例えば毎秒数オングストローム程度）が有益であることがある。8'のウェーハでは、基本圧力が~10⁻⁸トル、動作圧力が~10⁻⁴トル及びスパッタリング・ガン及びウェーハの間の隔たりが16時である装置でデポジションを完了することが出来、一様性を改善する為に、ウェーハを回転させることが出来る。Arが受容ることの出来るスパッタリング・ガスであり、デポジションの間、ウェーハは400℃の温度に保つことが出来る。

【0031】スパッタリングの代りとして、500℃に

ある基板の上に、電子ビーム源からの蒸着により、金属層32を蒸着によってデポジットすることが出来、正味のデポジション速度は毎秒1/10乃至数オングストローム程度にする。一様性を改善する為に、基板を回転させることが好ましい。

【0032】この他の代りの方法は、四塩化ジルコニウム（又は四塩化ハフニウム）及び水素ガスのような適当な前駆体を用いたCVD又はプラズマCVDがある。硝酸Zr（又はHf）のような窒素を担持するジルコニウム（又はハフニウム）前駆体も受容ることが出来る。この場合も、こういう方法では、低いデポジション速度及び温度（600℃並びにそれ以下）が役立つことがあり、プラズマを基板で発生する反応器よりも下流プラズマ形反応器の方が好ましい。

【0033】図7について説明すると、金属層32を持つ基板20を不活性雰囲気、還元性雰囲気又は真空中でアニールすることにより、金属珪化物層34が形成される。具体的な数値は、選ばれた金属並びに希望する珪化物の厚さによって変わるが、真空中で700℃で20秒のアニールにより、一般的には十分である。大抵の珪化物プロセスの間、基板20からのシリコンが金属層32の中に拡散して、金属珪化物層34を形成する。この方式では、過度に厚手の金属層32がデポジットされて、アニールの際、層32全体が珪化物に変換されないことがあることに注意されたい。この場合、珪化物の厚さがアニール時間によって制御され、過剰の金属は珪化物アニール工程の後に、エッチングによって除かれる。

【0034】図8について説明すると、珪化物層34がオキシ窒化によってオキシ窒化ジルコニウム（又はハフニウム）シリコン層36に変換される。この工程の間、オキシ窒化が不足すると、比抵抗及び拡散抵抗が減少し、オキシ窒化が過剰であると、（その下にあるシリコンの酸化の為に）層36に対する静電容量が減少するので、プロセス制御が微妙である。この工程には幾つかのプロセスを利用することが出来る。珪化物は、NO又はN₂Oのような酸素／窒素雰囲気に対する直接的な露出により、オキシ窒化ジルコニウム（又はハフニウム）シリコンに変換することが出来る。この代りに、低温遠隔N₂/O₂プラズマを使うことが出来る。

【0035】オキシ窒化雰囲気内での直接的な変換に対する1つの代案は、遠隔窒素プラズマ又はNH₃のような窒素雰囲気内での窒化とその後に続く酸化である。紫外線露出を伴う又は伴わない低温O₂、アニール、O₃のような活性化酸素アニール、紫外線露出を伴うO₃、下流側O₂プラズマ、N₂O、又は直流バイアスされた基板に対する低温O₂プラズマのような多数の酸素アニール・プロセスがこの工程に利用出来る。この最後のプロセスの一例として、基板に対してHe裏側冷却を80℃で加えながら、~60V DC及び13.56MHz又は300kHz RFを基板に印加して、1ミリトルで動

作する下流側 1500W ECR 源を使うことが出来る。比抵抗及び比誘電率の両方が受容れることの出来る範囲内になるように、処理時間を実験的に決定する。

【0036】一般的に、オキシ窒化ジルコニウム（又はハフニウム）シリコン層 36 の高温アニールは、低温オキシ窒化の後、被膜を稠密化又は被膜を結晶化するように選ばれる。例えば、Ar 中で 750°C で 20 秒間アニールすることにより、基板を稠密にすることが出来る。このアニールは不活性又は還元性雰囲気内で行うことが出来、金属層 32 がハロゲンを用いた CVD によってデポジットされた場合、還元性雰囲気が特に役立つ。還元性雰囲気を用いる場合、酸素中の別の低温後アニールを使って、オキシ窒化金属シリコン層 36 の誘電体特性を改善することが出来る。

【0037】最後に、図 9 について説明すると、オキシ窒化ジルコニウム・シリコン・ゲート誘電体 36 の上に導電ゲート 38 をデポジットする。ゲート 38 をデポジットするプロセスは周知である。ゲート 38 は、例えば、ドープされたポリシリコン、金属又は導電性金属酸化物によって形成することが出来る。

【0038】他の方式では、ポリシリコン・ゲートは、誘電体 36 の還元並びに界面に於けるゲート 38 の酸化を防止する為に、誘電体 36 とゲート 38 の間に追加の不活性化層を必要とする場合が多い。不活性化層は許容し得るが、このオキシ窒化ジルコニウム（又はハフニウム）・シリコン誘電体方式は、この問題が大幅に少なくなる。誘電体 36 とゲート 38 の界面の Si 含有量が誘電体 36 と基板 20 の界面に於ける含有量と大体同じであれば、下側の界面で得られる両立性の多くの利点は、上側の界面でも利用出来る。更に、誘電体 36 中の窒素が、ポリシリコン・ゲートがドープされるとき、誘電体 36 の中を通して基板 20 に至る硼素の移動を大幅に少なくする。

【0039】この実施例の変形として、珪化物が完全に形成される前に、酸素／窒素雰囲気を導入するか、又は 2 つの工程を完全に重ねることの何れかにより、珪化物及びオキシ窒化の工程を組合わせることが出来る。後の方の変形では、図 2 に示すような基板が受容れられる。これは、酸化シリコン層 26 がオキシ窒化金属シリコン層 36 を形成する為の酸素及びシリコンの両方を供給することが出来るからである。

【0040】この発明では、珪化物を完全に還元しない場合、オキシ窒化プロセスが簡単になることが判った。即ち、場合によっては、この発明は、金属層 32 に対する金属源を酸化ジルコニウムのような金属酸化物の源に置換えることが好ましい。その場合、アニールすると、層 34 が酸素の不足する珪酸塩になる。この還元された珪酸塩が、金属珪化物方式と全体的に同じ方式を用いてこの後処理される。

【0041】

【実施例 2】この発明の別の実施例では、きれいな Si 面の上に珪化ジルコニウム又は珪化ハフニウムをデポジットし、珪化物層をオキシ窒化し、この構造をアニールすることにより、オキシ窒化ジルコニウム又はハフニウム・シリコン・ゲート誘電体が形成される。この実施例では、図 3 又は図 4 の何れかに示すような基板を使う。図 4 に示すように、面 28 が不活性化されている場合、基板を真空中又は不活性雰囲気内で 500°C より高い温度まで短時間加熱して、不活性化部分を取除くことが出来る。

【0042】図 7 について説明すると、金属珪化物層 34（例えば珪化ジルコニウム）が、例えばスパッタリング、蒸着、化学反応気相成長（CVD）又はプラズマ CVD により、面 28 の上に直接的にデポジットされる。

【0043】スパッタリングによるデポジションは、コリメート式スパッタリング又はロング・スロー・スパッタリングのような低エネルギー・プラズマ装置を用いて行うことが好ましい。デポジットする合計の厚さが薄く、一様性が望まれているから、低いデポジション速度（例えば、毎秒数オングストローム程度）が役立つことがある。8' のウェーハでは、~10⁻³ トルの基本圧力、~10⁻³ トルの動作圧力及びスパッタリング・ガンとウェーハの間の隔たりが 16 時の装置で、デポジションを完了することが出来、一様性を改善する為にウェーハを回転させることが出来る。Ar が受容可能なスパッタリング・ガスであり、デポジションの間、ウェーハは 400-600°C の温度に保つことが出来る。

【0044】スパッタリングの代りに、珪化物層 32 は、毎秒數十分の 1 乃至数オングストローム程度の正味のデポジション速度で、500-600°C で基板の上に電子ビーム源から蒸着によってデポジットすることが出来る。一様性を改善する為に、基板を回転することが好ましい。この蒸着方法は、単一の珪化ジルコニウム蒸着源を使ってもよいし、或いは別々の Zr 及び Si 源を使うことが出来る。別々の源を使うとき、デポジションの間、Zr/Si 比を変えて、傾斜形の層を作ると共に、Zr の含有量を更に制御することが出来る。

【0045】金属（非ポリシリコン）ゲート導体と共に使うとき、この傾斜形方式は、オキシ窒化ジルコニウム・シリコンが最適の界面を形成することが出来るようになる。例えば、誘電体層は基板の近くではシリコン分が富んでいて、シリコンとの整合が一層よくなるようにすることが出来る。逆に、オキシ窒化ジルコニウム・シリコンは、ゲート導体の近くでは Zr 分に富んでいて、一層大きな比誘電率を持つ。このシリコン分の多い界面の勾配を窒素が不足する勾配と組合せれば、シリコン／誘電体界面は、シリコン／二酸化シリコン界面を近似することが出来、従って (H₂ 又は D₂ 中の焼結のような) 普通の方式によって取扱うことが出来る。

【0046】この他の代案の方法は、シラン、ジシラン

50

又はジクロロシラン及び水素ガスと共にデポジットする四塩化ジルコニウム（又は四塩化ハフニウム）のような適当な前駆体を使ったCVD又はプラズマCVDがある。こういう場合も、この方法では、低いデポジション速度及び温度（600°C以下）が役立つことがあり、基板でプラズマが発生される反応器よりも下流プラズマ形反応器が好ましい。

【0047】図8について説明すると、珪化物層34がオキシ窒化により、オキシ窒化ジルコニウム（又はハフニウム）シリコン層36に変換される。このオキシ窒化過程は全般的に最初の実施例で述べたのと同じ方式に従う。

【0048】前に述べたように、この発明では、珪化物が完全に還元されない場合、オキシ窒化過程が簡単になることが判った。この為、この発明では、珪化物層34に対する源を酸素が不足する珪酸ジルコニウムのような酸素が不足する金属珪酸塩源に置換えることが好ましいことがある。

【0049】別個のZr（又はHf）及びSi源を使うとき、ZrをZrO₂に置換えることが出来る。別の蒸着プロセスでは、（この段階では）酸素含有量を幾分なくして、SiをSiO₂に置換えることが出来る。このSiO₂がSiOとして蒸発し、こうして少量の酸素を供給する。

【0050】

【実施例3】この発明の第3の実施例では、酸素／窒素雰囲気内で、基板の上にジルコニウム（又はハフニウム）をデポジットした後、アニールを行うことにより、オキシ窒化ジルコニウム（又はハフニウム）シリコン・ゲート誘電体が形成される。この実施例は、図2、3又は4に対応する方法の内の1つによって調製された基板を利用することが好ましく、金属は実施例1で説明した方法の1つによってデポジットすることが出来るが、次に述べるような違いがある。

【0051】図10について説明すると、前に述べたように金属をスパッタリングすることにより、きれいなSi面の上にオキシ窒化ジルコニウム層40をデポジットすることが出来る。しかし、若干量の制御された酸素及び窒素活動を使って、ジルコニウムが基板に供給されるときに、層40を少なくとも部分的に酸化-窒化する。例えば、Arを用いたスパッタリングの際、NO又はN₂Oを基板の近くに導入し、NOの流量をArの流量の1/10にすることが出来る。毎秒0.1ナノメータの金属デポジション速度では、デポジション・プロセスを開始してから0乃至5秒後に、オキシ窒化ガスを導入することが好ましい。この遅延時間は、面間SiO₂層の形成を妨げる助けになる。

【0052】蒸着方法によってジルコニウムをもたらす場合、オキシ窒化ガスは基板の近くに添加することが好ましい。デポジットされた金属の完全に近いオキシ窒化

を達成するには、0.1nm/秒の金属デポジション速度に対し、～5-10トルのNOを使うことが出来る。CVD方法を使う場合、適当な前駆体によって必要な酸素（例えば、四塩化ジルコニウムと水）を供給すべきであり、窒素を供給することが出来る。窒素を担持しない前駆体では、遠隔の窒素プラズマ、NO、N₂O、又はNH₃のような窒素源を用いたデポジション後の窒化によって窒素を供給することが出来る。

【0053】図11について説明すると、層40を基板と反応させて、オキシ窒化ジルコニウム（又はハフニウム）シリコン層36を形成する。これは、前の実施例で述べたような、高温アニールを伴う低温酸素アニールを用いて達成することが好ましい。好ましい酸素アニールの2つの例は、60秒間の間、O₂内での400°Cのアニールと、10秒間又はそれ未満の間の700°Cでの急速熱酸化である。

【0054】この実施例は、傾斜形の層を作るよう容易に調整することが出来ることに注意されたい。この方法の1つの変形が図12に示されており、ここでは、層

20 40がオキシ窒化シリコン層30の上にデポジットされている。この実施例では、アニールの間の酸素／窒素活動を減らすことが出来、層30から酸素、窒素及びシリコンを「盗む」ことによって、オキシ窒化ジルコニウム・シリコン層36を形成することが出来る。構造の傾斜は、層30及び40の相対的な初期の厚さを調節することによって調節することが出来る。浸透深さを調節する為に、基板に直流バイアスを用いて、遠隔のプラズマからのエネルギーを持つイオンの打込みにより、Siを層40に供給するのが適切であることがある。例えば、シランを使ってSiを層40に打込むことが出来る。

【0055】

【実施例4】この発明の第4の実施例では、酸素／窒素雰囲気内で基板の上に金属及びシリコンの両方をデポジットし、典型的にはその後でアニールを行うことにより、オキシ窒化ジルコニウム（又はハフニウム）シリコン・ゲート誘電体が形成される。この実施例では、基板の調製は、図2乃至5に示す内のどれを選んでもよい。この方法は一般的に被膜の一成分として、基板からのシリコンに頼らないので、図5の拡散障壁面30のよう40な、基板の酸化を制限する面を使うことが出来る。オキシ窒化物及び窒化物の両方の拡散障壁は、オキシ窒化ジルコニウム・シリコン誘電体層と両立し得ると思われる。金属及びシリコンは実施例2で述べた方法の1つによってデポジットすることが出来るが、次に述べるような違いがある。

【0056】図13について説明すると、オキシ窒化金属層40のデポジションについて実施例3で述べたようなスパッタリングにより、きれいなSi面の上にオキシ窒化Zr及びシリコン層42をデポジットすることが出来る。ジルコニウム（又はハフニウム）金属とシリコ

ンのデポジッショーンは、金属ターゲットを適當な珪化物ターゲットに置換することによって行われる。この方法の欠点は、1種類の組成のターゲットからの傾斜形の層のデポジッショーンが困難であることである。

【0057】オキシ窒化金属及びシリコン層42が蒸着方法によって作られる場合、実施例2と同様な方法を選ぶことが出来る。この場合、別々の金属及びシリコンの電子ビーム源を使って、金属に対するシリコンの比をデポジッショーンの間、変えることが出来るようになるとが好ましい。

【0058】CVD方法を使う場合、適當な前駆体によって必要な酸素を供給すべきである。シラン、四塩化ジルコニウム、酸素及びNO、N₂O又はNH₃の組合せのような前駆体のある組合せを使って、化学量論的な一様性を持つ層を作ることが出来るが、傾斜形の組成の層には使うのが困難であることがある。傾斜形の層では、四塩化シリコン、四塩化ジルコニウム、水及びNO又はN₂Oの組合せのようなCVD前駆体が好ましい。

【0059】このプロセスを用いて高性能のオキシ窒化ジルコニウム・シリコン層を形成するには、一般的にはこれまでの実施例で述べたような低温酸素アニール及び高温アニールの両方が必要である。図14及び15は、酸化シリコン層26の上並びに不活性化層30（例えばオキシ窒化シリコン層）の上にデポジットされた層42を夫々示している。

【0060】

【実施例5】これまでの実施例の代案として、これまで述べたあるデポジッショーン工程を繰返して、オキシ窒化ハフニウム・シリコン層の構造の組成を調整することが出来る。例えば、図17及び図18について説明すると、層46は中間層だけを形成することが出来る。例えば、実施例4で説明した電子ビーム蒸着方法を使って、シリコン、ジルコニウム又はその組合せの1つ又は更に多くの単一層をデポジットし、その後酸素／窒素雰囲気内での短いアニールを行って、中間層46を作ることが出来る。この後に続けて、同様なプロセスにより、第2の中間層48を、同じ又は異なる組成でデポジットすることが出来る。この方法を使うと、最終的なアニールの前に、オキシ窒化シリコン及びオキシ窒化金属層を交互にインターリープにすることが出来る。或いは傾斜形の組成を直接的にデポジットすることが出来る。

【0061】

【実施例6】この発明の第6の実施例では、幾分異なる方式により、オキシ窒化ジルコニウム又はハフニウム・シリコン・ゲート誘電体が形成される。この方式では、基板の上の二酸化シリコン層が、Zr並びにN₂、N₂O、N₂O形のようなNを担持する種目の遠隔のプラズマを使うことにより、オキシ窒化ジルコニウム（又はハフニウム）シリコン層に変換される。

【0062】

この実施例の説明は図16に示すように、

基板20の上に隨意選択のエピタキシャルSi層22を形成し、エピタキシャル層22（又はエピ層を使わない場合は基板20）に能動チャンネル領域20を打込んだところから始まり、関心のある領域に熱による又はそれ程好ましくないが、自然酸化シリコン領域44がチャンネル24に重なっていることを前提とする。製造のこの段階に達するまでのプロセスは、周知であり、この発明を用いることが出来る種々の均等物も周知である。

【0063】図17について説明すると、酸化物の面をジルコニウム（又はハフニウム）及び窒素のプラズマに露出することにより、酸化物層44がオキシ窒化ジルコニウム（又はハフニウム）シリコン層46に変換される。

【0064】例えば、直流バイアスされた基板と共に、下流側のN₂プラズマ並びに下流側のZrプラズマを使うことが出来る。比抵抗及び比誘電率の両方が許容し得る範囲内になるように、処理時間を実験的に決定する。

【0065】一般的に、オキシ窒化ジルコニウム・シリコン層46の高温アニールは、オキシ窒化の低温酸化の後に、被膜を稠密にするように選ばれる。例えば、750℃で20秒間、Ar中でアニールすることにより、基板を稠密にすることが出来る。このアニールは不活性雰囲気又は還元雰囲気内で行うことが出来る。還元雰囲気を使う場合、酸素中での別の低温後アニールを使って、オキシ窒化金属シリコン層46の誘電体特性を改善することが出来る。

【0066】以上の開示はゲート誘電体に集中してきた。しかし、漏れ電流が適当に小さければ、大抵のゲート誘電体はメモリ・セルの記憶誘電体として使うことが出来る。

一般的に、メモリの誘電体はゲート誘電体として使うには適していないことに注意されたい。このように適していないのは、ゲート誘電体が普通必要とする界面特性にもっと多くの要求があるためである。オキシ窒化ジルコニウム（又はハフニウム）誘電体では、酸化時間（即ち、金属オキシ窒化物の酸素含有量）を増加することにより、漏れ電流を許容し得るレベルまで減らすことが出来る。このように酸素含有量を増加すると、全体的な構造の誘電率が若干低下するが、それでも全体的にしての比誘電率は依然として現在の技術よりかなり高い。上に述べた物理的な蒸気デポジッショーン（PVD）方法（スパッタリング及び蒸着）が、典型的には高度に同形の層が得られない。その為、記憶誘電体としての用途に上に述べたこういうPVD方法の内の1つを使うとき、ざらざらしたポリシリコンのような表面積が増えた形状に、これを使うことは、実際的ではないことがある。しかし、オキシ窒化ジルコニウム（又はハフニウム）シリコンの高い誘電率は、表面積を増やす複雑な方式なしでも、役に立つエネルギー蓄積量の大きいキャパシタを当業者が製造することが出来るようにする。

【0067】以上の説明に関し、さらに以下の項目を開

示する。

(1) 集積回路に電界効果デバイスを製造する方法に於て、単結晶シリコン基板を用意し、前記基板の上にオキシ窒化金属シリコン・ゲート誘電体層を形成し、前記金属はハフニウム、ジルコニウム及びその混合物から成る群から選ばれており、前記ゲート誘電体層に重なる導電ゲートを形成する工程を含む方法。

(2) 第1項に記載の方法に於て、オキシ窒化金属シリコン誘電体層を形成する工程が、前記基板の上に金属珪化物を形成し、前記金属珪化物は、珪化ハフニウム、珪化ジルコニウム及びその混合物から成る群から選ばれており、酸素及び窒素を含む雰囲気内でこうして形成された金属珪化物をアニールし、こうして前記基板の上にオキシ窒化金属シリコン層を形成することを含む方法。

(3) 第2項に記載の方法に於て、前記雰囲気が窒素／酸素プラズマを含み、前記プラズマが前記基板から遠隔の場所で発生される方法。

(4) 第2項に記載の方法に於て、金属珪化物を形成する工程が、不活性雰囲気内で基板の上に金属層をデポジットし、前記金属はハフニウム、ジルコニウム及びその混合物から成る群から選ばれており、不活性雰囲気内で前記基板及び金属層をアニールして、金属珪化物層を形成することを含む方法。

【0068】(5) 第1項に記載の方法に於て、オキシ窒化金属シリコン誘電体層を形成する工程が、前記基板の上に部分的に還元された金属珪酸塩を形成し、前記金属珪酸塩は珪酸ハフニウム、珪酸ジルコニウム及びその混合物から成る群から選ばれており、窒素を含む非酸化雰囲気内でこうして形成された金属珪酸塩をアニールして、前記基板の上に還元されたオキシ窒化金属シリコン層を形成し、酸化雰囲気内で前記還元されたオキシ窒化金属シリコン層をアニールして、前記基板の上にオキシ窒化金属シリコン層を形成することを含む方法。

(6) 第5項に記載の方法に於て、前記非酸化雰囲気が遠隔の窒素プラズマである方法。

(7) 第5項に記載の方法に於て、部分的に還元された金属珪酸塩を形成する工程が、不活性雰囲気内で基板の上に金属酸化物層をデポジットし、前記金属酸化物は酸化ハフニウム、酸化ジルコニウム及びその混合物から成る群から選ばれており、不活性雰囲気内で前記基板及び金属酸化物層をアニールして、部分的に還元された金属珪酸塩層を形成することを含む方法。

【0069】(8) 第1項に記載の方法に於て、オキシ窒化金属シリコン誘電体層を形成する工程が、前記基板の上に金属珪化物を形成し、前記金属珪化物は珪化ハフニウム、珪化ジルコニウム及びその混合物から成る群から選ばれており、窒素を含む非酸化雰囲気内でこうして形成された金属珪化物をアニールして、前記基板の上に窒化金属シリコン層を形成し、酸化雰囲気内で前記窒化金属シリコン層をアニールして、前記基板の上にオキ

シ窒化金属シリコン層を形成することを含む方法。

(9) 第8項に記載の方法に於て、金属珪化物を形成する工程が、不活性雰囲気内で基板の上に金属層をデポジットし、前記金属はハフニウム、ジルコニウム及びその混合物から成る群から選ばれており、不活性雰囲気内で前記基板及び金属層をアニールして、金属珪化物層を形成することを含む方法。

(10) 第1項に記載の方法に於て、オキシ窒化金属シリコン誘電体層を形成する工程が、酸素及び窒素を含む雰囲気内で基板の上に金属珪化物をデポジットし、こ

うして前記基板の上にオキシ窒化金属シリコン層を形成し、前記金属珪化物は珪化ハフニウム、珪化ジルコニウム及びその混合物から成る群から選ばれる方法。

(11) 第2項又は第10項に記載の方法に於て、前記雰囲気がNOを含む方法。

【0070】(12) 第10項に記載の方法に於て、金属珪化物をデポジットすることが、別々の源から第1の金属及びシリコンを蒸着することを含む方法。

(13) 第12項に記載の方法に於て、前記別々の源の蒸着速度が、デポジットする工程の間に独立に変えられ、こうして第1の金属とシリコンとの比が深さによって変化するオキシ窒化金属シリコン誘電体層を形成する方法。

(14) 第13項に記載の方法に於て、前記金属とシリコンの比が、シリコン基板との界面の近くでは、前記オキシ窒化金属シリコン層の中心近くよりも一層低い方法。

(15) 第1項に記載の方法に於て、オキシ窒化金属シリコン誘電体層を形成する工程が、基板の上に二酸化シリコン層を形成し、前記二酸化シリコン層を同時に窒素プラズマ及び金属プラズマに露出することを含み、前記金属はハフニウム、ジルコニウム及びその混合物から成る群から選ばれており、前記プラズマは前記基板から遠隔の場所で発生される方法。

【0071】(16) 電界効果デバイスが製造されている集積回路に於て、前記電界効果デバイスが、単結晶シリコン半導電チャンネル領域と、前記チャンネル領域に重なるオキシ窒化金属シリコン・ゲート誘電体と、前記ゲート誘電体に重なる導電ゲートとを有し、前記金属がハフニウム、ジルコニウム及びその混合物から成る群から選ばれている集積回路。

(17) 第1、2、4、5、8、9、10、15又は16項に記載した方法に於て、前記金属が略純粋なジルコニウムである方法。

(18) 第16項に記載の集積回路に於て、ゲート誘電体が多結晶である集積回路。

(19) 第16項に記載の集積回路に於て、ゲート誘電体が非晶質である集積回路。

【0072】(20) 誘電率の高いオキシ窒化ジルコニウム(又はハフニウム)シリコン・ゲート誘電体で構

成される電界効果半導体デバイス並びにそれを形成する方法を開示した。デバイスは、その中に半導体チャンネル領域 24 が形成されているシリコン基板 20 を有する。この基板の上にオキシ窒化ジルコニウム・シリコン・ゲート誘電体層 36 が形成され、その後導電ゲート 38 が設けられる。オキシ窒化ジルコニウム・シリコン・ゲート誘電体層 36 は、二酸化シリコンの比誘電率よりもかなり高い比誘電率を有する。しかし、オキシ窒化ジルコニウム・シリコン・ゲート誘電体は、二酸化シリコンの利点、例えば高い絶縁降伏特性、低い界面状態密度及び高い安定性を持つように設計することも出来る。

【図面の簡単な説明】

【図 1】従来の典型的な集積回路電界効果トランジスタの断面図。

【図 2】半導体デバイスの断面図で、この発明によるオキシ窒化ジルコニウム・シリコン・ゲート誘電体をデポジットするのに適切な 1 つの面を示す。

【図 3】半導体デバイスの断面図で、この発明によるオキシ窒化ジルコニウム・シリコン・ゲート誘電体をデポジットするのに適切な別の面を示す。

【図 4】半導体デバイスの断面図で、この発明によるオキシ窒化ジルコニウム・シリコン・ゲート誘電体をデポジットするのに適切な別の面を示す。

【図 5】半導体デバイスの断面図で、この発明によるオキシ窒化ジルコニウム・シリコン・ゲート誘電体をデポジットするのに適切な別の面を示す。

【図 6】この発明の 1 つの実施例による製造中の半導体デバイスの断面図。

【図 7】この発明の別の実施例による製造中の半導体デバイスの断面図。

【図 8】この発明の別の実施例による製造中の半導体デバイスの断面図。

【図 9】この発明の別の実施例による製造中の半導体デバイスの断面図。

【図 10】この発明の別の実施例による製造中の半導体デバイスの断面図。

【図 11】この発明の別の実施例による製造中の半導体デバイスの断面図。

【図 12】この発明の別の実施例による製造中の半導体デバイスの断面図。

【図 13】この発明の別の実施例による製造中の半導体デバイスの断面図。

【図 14】この発明の別の実施例による製造中の半導体デバイスの断面図。

【図 15】この発明の別の実施例による製造中の半導体デバイスの断面図。

【図 16】この発明の別の実施例による製造中の半導体デバイスの断面図。

【図 17】この発明の別の実施例による製造中の半導体デバイスの断面図。

【図 18】この発明の別の実施例による製造中の半導体デバイスの断面図。

【図 19】この発明の別の実施例による製造中の半導体デバイスの断面図。

【符号の説明】


20 基板

24 チャンネル


36 オキシ窒化ジルコニウム・シリコン・ゲート誘電体層

38 導電ゲート


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】




【図 15】




【図 16】




【図 17】



【図 18】



【図 19】



フロントページの続き

(51) Int. Cl. 7

識別記号

F I

テーマコード (参考)

H 01 L 29/792

(72) 発明者 グレン ディ. ウィルク

アメリカ合衆国 テキサス, ダラス, マー
クビル ドライブ 9050, ナンバー821